如今，集成电路的设计趋势正朝着在同一块芯片内集成越来越多的电路的方向发展。在诸如高速通道收发器、微控制器、汽车电子、智能电源芯片和无线产品等许多应用中，模拟电路和数字电路都被放置在同一个裸片上。将功率器件、高性能模拟电路和复杂数字电路在这样的混合信号设计中进行集成，会导致裸片中的功率密度增加，由于这些不同的电路会产生热量，这就会引发温度问题。
芯片架构设计师、电路设计师和布线设计师正面临着越来越大的压力，因为他们必须准确掌握其设计中的温度变化情况以及这些变化对电路性能和可靠性会带来怎样的影响。本文描述了一种直接集成到设计流程中的详细三维温度分析，介绍了这种温度分析如何帮助芯片设计师和架构师更好地掌握芯片内的温度梯度，以及温度梯度影响芯片性能的情况。
对温度梯度的现有理解
估计IC芯片结温的一般方法是利用精简封装模型，其中包括给定封装的zui大结温、zui大环境温度，zui大允许功耗以及此封装的热阻（R?JA，junction to ambient）。不同的精简封装模型中可能会有几个热阻，但这类模型的应用都涉及到图1中所示的一个线性方程。
图1 精简模型下的结温
（a）结温变化，这导致电路单元之间产生温度梯度
（b）zui大结温会超出精简模型计算得到的数字
图2（a）给出的是，在为实现芯片的某个特定工作模式而选用的模块与器件的实际位置和功率密度条件下，裸片的通道区域内的温度分布。温度分布的不同颜色显示，通道内存在几个温度值。温度的总平均值和基于精简模型计算得到的温度相近。但前者一般更高，因为控制相连热源的公式是非线性的，而精简模型认为是线性。结的zui大温度可能会高很多，如图2（a）所示。
不经过热分析，设计师不可能在项目早期就知道真正的结温，这会影响芯片封装和散热方案的选择。了解芯片温度和梯度的情况还可影响电路布局（以确保关键器件的温度相近）和物理尺寸（以保证芯片在实际工作温度下足够可靠）。
规的带隙参考电压为1.2V，但随着电源电压下降到1.2V甚至更低，就需要增大温度补偿力度。常规的带隙参考电路只能对温度进行一阶补偿，当参考电压较低时，温度的影响就更大，就需要额外的电路来进行更高阶的温度补偿。于是掌握裸片上的温度分布，并根据温度梯度进行设计，以避免由温度造成的电路故障，就变得日益重要起来。
应该更好地理解温度梯度对芯片的影响
温度会在不同程度上影响二极管、电阻、电容和晶体管等电子元件。而混合信号设计越来越需要在内部功率密度不均匀的芯片上进行高速、低电压和高复杂性的设计，这会极大增加芯片的温度梯度。因此设计师需要考虑温度梯度对整块芯片造成的影响。
模拟设计对哪怕只有几摄氏度的温差都可能特别敏感。为避免性能降低和参数失效，这类电路的布线必须严格遵守电路的对称特性，这就使了解温度分布情况变得更加重要。由热引起的设计问题包括差分放大器的输入偏移、高分辨率转换器的误差、调节电路的参考电压漂移和运放的直流增益损耗。
热分析的实用性
电压和电流参考源在模拟电路中被广泛使用。仔细研究带隙参考电路的特点就能看出对整块芯片进行热分析作用何在。这种参考源是稳定的直流源，它和工艺参数、轨线电压以及规定温度的改变无关。带隙参考电路是IC设计中应用zui广泛的电路之一，在DRAM和 flash存储器、模拟器件中都有应用。
带隙产生的电压应与温度无关，这个电压是通过这样的方式产生的：在一个随温度上升而下降的电压（称作相反于温度，简称CTAT）上加一个随带隙电路元件的温度上升而升高的电压（称作正比于温度，简称PTAT）。CTAT电压是通过对正偏的双极性晶体管的基极－发射极进行分接产生的，而PTAT电压则利用两个双极性晶体管的基极－发射极电压差产生。这两个双极性晶体管虽然流过的总电流相等，但二者的基极－发射极电压大小不同。 这里的一个基本假设是PTAT电路中的器件所在区域是一个等温区。但考虑到整个芯片上复杂的温度变化，这个假设往往不成立。
例如，由于基极－发射极电压与温度的关系是非线性的，因此当两个PTAT晶体管之间存在温度梯度时，带隙电路就无法正确工作。但如果能在设计阶段放置这些器件或者为其在电路中定位之前，就能了解温度特性，那么就可以通过将带隙电路沿等温线布置来防止其出错。下文介绍的温度感知（temperature-aware）功能一个目的就是在模拟电路的设计过程中提供这类信息，以防止带隙电路出错。
当带隙电路中晶体管之间的温度差不到几摄氏度时，温度传感器这类电路就不能正常工作，而在一些汽车应用中，裸片上的温度梯度可能超过70到80°C！温度传感器的应用范围很广，例如在便携式设备、计算机以及电池的监控功能部分，在蜂窝的振荡器漂移补偿功能部分，还有在工艺控制中都有应用。
如何放置温度传感器才能避免由温度变化造成的故障
随着功率密度增大，温度梯度变得越来越难以预测。通常我们会在一块测试芯片的基片上植入二极管，用以体现晶元的空间稳态温度特性。如果对温度特性事先缺乏了解，就可能导致温度传感器在芯片中的放置位置无法反映出zui大温度或zui大温度梯度。这可能导致由测试芯片产生的结论不正确，以及将带隙器件放置于存在温度梯度的区域，从而导致带隙电路不能正确工作。
图4
正如前面提到的，我们需要特别注意模拟电路的布局。集成器件的物理特性和它们与电气特性的关系必须平衡。因此，模拟电路的布局过程就需要一个能够顾及器件失配、串扰、设计规则和温度等约束条件的反馈回路。但不经过详细的热分析，无法得到基片上的等温线，因此在大多数如今的设计中，这个反馈回路在制造和测试之前往往并不闭合。图3说明了在未经热分析的情况下，因为没有正确地估计温度梯度，利用标准公共质心布线法来决定温度传感器的位置会产生怎样的问题。
该例中，对电路进行的稳态温度分析显示了PTAT故障的误差条件。尽管通常设计师都比较关心模拟电路的稳态表现，大部分电路仿真程序仍然将重点放在暂态分析上。有时，集成器件的热时常数（通常在毫秒级）会影响其电行为，因此需要进行暂态热仿真并研究热时常数对器件暂态电行为的影响。然而对整个芯片进行全面热分析（采用直接方法）需要花费长的惊人的时间。进行全芯片级暂态和稳态热效应分析有一种更有效的方法，那就是让一个热分析引擎与一个电路仿真器在某些离散时间点上进行交互。
将热分析集成进设计流程
图4描绘了一个模拟设计的设计环境。温度分析通过标准数据格式集成到设计流程中。设计数据被直接读入热分析引擎，然后象数字电路中常见的一样，从仿真数据或功率分析工具中直接读出功率消耗值。
热分析的输出用来更新单个器件以及连接区域的温度。一旦这些信息更新后，器件的功率和寄生值也就得到了修正。这一步骤牵涉到在网表（仿真格式和/或设计格式）和物理实例之间进行一致的名字映射。这种在电路分析和温度分析之间的电热循环用来捕捉热量对电路行为的影响。稳态和暂态问题都可以利用图4描述的流程加以解决。
集成电路尺寸缩小，集成度增高，而且同一块芯片上混合集成了模拟电路和数字逻辑电路，这一切都使由温度引起的设计问题不断增加。在设计阶段进行片上热分析的需求不断增长，并且这一需求正在得到认可。将热分析（利用热模型和电模型以及芯片的封装特性分析）加入标准设计流程就使设计师能够在设计早期检测并修复与热量相关的问题。热问题一旦检测出来之后，可以通过几种方式解决，例如布图规划调整或改进芯片封装。利用每个器件的温度以及温度梯度信息，设计师就能在流片之前确定其设计的性能和正确性，从而避免出现代价高昂的芯片失效和设计返工。
功率源的分布状态会导致结温变化，但精简封装模型无法捕获这种变化所造成的影响。通过使用单一的总功率数字，产生的结温被假定为单个（通常是zui坏情况）数字。事实上，功率源是分散的，当考虑它们的综合影响时，会出现以下两个重要问题：
